Skip to content

Insper RISC-V

Main NavigationGuia Referência

Português

Português

Tema Escuro

Sidebar Navigation

Especificação

Codificação

Conjunto de Instruções

Pseudo-instruções

Pacotes

CPU

RISC-V

Inteiros 32-bit

Extensão M

Genéricos

Entidades

Top Level

CPU

Estágios

IF - Busca Instrução

ID - Decodifica Instrução

EX - Executa

MEM - Acessa à Memória

WB - Escreve o Retorno

Unidade de Encaminhamento de Dados para Execução

Unidade de Encaminhamento de Dados para Desvio

Unidade de Controle de Hazards

Módulos

Contador de Programa

Unidade de Controle

Arquivo de Registradores

Controlador da Execução

Execução

Seletor de Escrita

Comparação para Desvio

Desvio

Interface de Memória

RV32I

Arquivo de Registradores

Unidade Lógica e Aritmética

Conversor de Tipo

Deslocador da ULA

Controlador de Desvio

Genéricos

Carry Lookahead

Somador

Comparador

Multiplexador 2x1

Multiplexador 4x1

Multiplexador 32x1

RAM

Registrador

ROM

Extensor de Sinal

Testes

Dispositivosob Teste

Síntese e Elaboração

Testes lógicos

Teste de cobertura

Tópicos

RISC-V Brazil

Insper Capstone

Centro de Tecnologia da Informação Renato Archer

Top Level

Topologia

Edite esta página no GitHub

Atualizado em:

Pager

AnteriorGenéricos

PróximoCPU

Publicado sob a Licença MIT.

RISC-V Brazil

Insper Capstone

Centro de Tecnologia da Informação Renato Archer

Top Level ​

Topologia ​

Top Level

Topologia