Unidade de Controle

Topologia

Interface genérica

DATA_WIDTH GENERIC

Largura dos vetores de dados.

• Tipo: natural
• Padrão: XLEN

INSTRUCTION_WIDTH GENERIC

Largura dos vetore de instrução.

• Tipo: natural
• Padrão: INSTRUCTION_WIDTH

Interface de portas

clear INPUT

Entrada do sinal que limpa o(s) dado(s) do componente.

• Tipo: std_logic

instruction INPUT

Entrada da instrução a ser executada.

• Tipo: std_logic_vector
• Largura: variável (INSTRUCTION_WIDTH - 1) downto 0

immediate OUTPUT

Saída do valor atual do imediato.

• Tipo: std_logic_vector
• Largura: variável (DATA_WIDTH - 1) downto 0

control_id OUTPUT

Saída de registro que contém os sinais de controle da etapa ID.

• Tipo: t_CONTROL_ID

control_ex OUTPUT

Saída de registro que contém os sinais de controle da etapa EX.

• Tipo: t_CONTROL_EX

control_mem OUTPUT

Saída de registro que contém os sinais de controle da etapa MEM.

• Tipo: t_CONTROL_MEM

control_wb OUTPUT

Saída de registro que contém os sinais de controle da etapa WB.

• Tipo: t_CONTROL_WB

Usagem

MODULE_CONTROL_UNIT : entity WORK.MODULE_CONTROL_UNIT(RV32I)
    port map (
        clear       => '0',
        instruction => source_0.data_instruction,
        immediate   => data_immediate,
        control_id  => control_id,
        control_ex  => signals_ex.control_ex,
        control_mem => signals_ex.control_mem,
        control_wb  => signals_ex.control_wb
);

Diagrama RTL

zoom: alt+scroll

Casos de teste

TO DO

### Caso 1 <Badge type="info" text="tb_module_control_unit_case_1" />

Forma de onda:

<pan-container :grid="false">

![Forma de onda do caso de teste 1 da Unidade de Controle](/images/reference/entities/tb_module_control_unit_case_1.svg){.w-full .dark-invert}

</pan-container>