Skip to content

Unidade Lógia Aritmética

Topologia

alt text

Interface genérica

DATA_WIDTH GENERIC

Largura dos vetores de dados.

  • Tipo: natural
  • Padrão: XLEN

Interface de portas

select_function INPUT

Entrada do vetor de seleção da operação a ser realizada na ULA.

  • Tipo: std_logic_vector
  • Largura: variável 4

source_1 INPUT

Entrada primária de dados.

  • Tipo: std_logic_vector
  • Largura: variável (DATA_WIDTH - 1) downto 0

source_2 INPUT

Entrada secundária de dados.

  • Tipo: std_logic_vector
  • Largura: variável (DATA_WIDTH - 1) downto 0

overflow OUTPUT

Saída de sinal que indica se houve overflow.

  • Tipo: std_logic

destination OUTPUT

Saída do vetor de dados.

  • Tipo: std_logic_vector
  • Largura: variável (DATA_WIDTH - 1) downto 0

Usagem

vhdl
ALU : entity WORK.RV32I_ALU
    port map (
        select_function => select_function,
        source_1        => alu_source_1,
        source_2        => alu_source_2,
        overflow        => overflow,
        destination     => destination
    );

Diagrama RTL

Diagrama de RTL da Unidade Lógia Aritmética

Casos de teste

TO DO

md
### Caso 1 <Badge type="info" text="tb_rv32i_alu_case_1" />

Forma de onda:

<pan-container :grid="false">

![Forma de onda do caso de teste 1 do Unidade Lógia Aritmética](/images/reference/entities/tb_rv32i_alu_case_1.svg){.w-full .dark-invert}

</pan-container>

Publicado sob a Licença MIT.