Skip to content

Multiplexador 32x1

Abrir arquivo fonte ⧉

Atribui saída conforme entrada selecionada dentre trinda e duas

Topologia

Diagram

Genericos

NomeTipoValorDescrição
DATA_WIDTHnatural8Largura dos vetores de dados

Portas

NomeDireçãoTipoDescrição
selectorinputstd_logic_vector<5>Seletor dos vetores de dados
source_1inputstd_logic_vector<DATA_WIDTH>Vetor de dados 1
source_2inputstd_logic_vector<DATA_WIDTH>Vetor de dados 2
source_3inputstd_logic_vector<DATA_WIDTH>Vetor de dados 3
source_4inputstd_logic_vector<DATA_WIDTH>Vetor de dados 4
source_5inputstd_logic_vector<DATA_WIDTH>Vetor de dados 5
source_6inputstd_logic_vector<DATA_WIDTH>Vetor de dados 6
source_7inputstd_logic_vector<DATA_WIDTH>Vetor de dados 7
source_8inputstd_logic_vector<DATA_WIDTH>Vetor de dados 8
source_9inputstd_logic_vector<DATA_WIDTH>Vetor de dados 9
source_10inputstd_logic_vector<DATA_WIDTH>Vetor de dados 10
source_11inputstd_logic_vector<DATA_WIDTH>Vetor de dados 11
source_12inputstd_logic_vector<DATA_WIDTH>Vetor de dados 12
source_13inputstd_logic_vector<DATA_WIDTH>Vetor de dados 13
source_14inputstd_logic_vector<DATA_WIDTH>Vetor de dados 14
source_15inputstd_logic_vector<DATA_WIDTH>Vetor de dados 15
source_16inputstd_logic_vector<DATA_WIDTH>Vetor de dados 16
source_17inputstd_logic_vector<DATA_WIDTH>Vetor de dados 17
source_18inputstd_logic_vector<DATA_WIDTH>Vetor de dados 18
source_19inputstd_logic_vector<DATA_WIDTH>Vetor de dados 19
source_20inputstd_logic_vector<DATA_WIDTH>Vetor de dados 20
source_21inputstd_logic_vector<DATA_WIDTH>Vetor de dados 21
source_22inputstd_logic_vector<DATA_WIDTH>Vetor de dados 22
source_23inputstd_logic_vector<DATA_WIDTH>Vetor de dados 23
source_24inputstd_logic_vector<DATA_WIDTH>Vetor de dados 24
source_25inputstd_logic_vector<DATA_WIDTH>Vetor de dados 25
source_26inputstd_logic_vector<DATA_WIDTH>Vetor de dados 26
source_27inputstd_logic_vector<DATA_WIDTH>Vetor de dados 27
source_28inputstd_logic_vector<DATA_WIDTH>Vetor de dados 28
source_29inputstd_logic_vector<DATA_WIDTH>Vetor de dados 29
source_30inputstd_logic_vector<DATA_WIDTH>Vetor de dados 30
source_31inputstd_logic_vector<DATA_WIDTH>Vetor de dados 31
source_32inputstd_logic_vector<DATA_WIDTH>Vetor de dados 32
destinationoutputstd_logic_vector<DATA_WIDTH>Vetor de dados selecionado

Usagem

vhdl
MUX_32X1 : entity WORK.GENERIC_MUX_32X1
    generic map (
        DATA_WIDTH => 8
    )
    port map (
        selector    => signal_selector,
        source_1    => data_array(0),
        source_2    => data_array(1),
        source_3    => data_array(2),
        source_4    => data_array(3),
        source_5    => data_array(4),
        source_6    => data_array(5),
        source_7    => data_array(6),
        source_8    => data_array(7),
        source_9    => data_array(8),
        source_10   => data_array(9),
        source_11   => data_array(10),
        source_12   => data_array(11),
        source_13   => data_array(12),
        source_14   => data_array(13),
        source_15   => data_array(14),
        source_16   => data_array(15),
        source_17   => data_array(16),
        source_18   => data_array(17),
        source_19   => data_array(18),
        source_20   => data_array(19),
        source_21   => data_array(20),
        source_22   => data_array(21),
        source_23   => data_array(22),
        source_24   => data_array(23),
        source_25   => data_array(24),
        source_26   => data_array(25),
        source_27   => data_array(26),
        source_28   => data_array(27),
        source_29   => data_array(28),
        source_30   => data_array(29),
        source_31   => data_array(30),
        source_32   => data_array(31),
        destination => signal_destination
    );

Diagrama RTL

Diagrama de RTL do mux 32x1

Casos de teste

Abrir arquivo fonte ⧉

TO DO

md
### `tb_generic_mux_32x1_case_1`

Forma de onda:

<pan-container :grid="false">

![Forma de onda do caso de teste 1 do mux 32x1](/images/reference/entities/tb_generic_mux_32x1_case_1.svg){.w-full .dark-invert}

</pan-container>

Publicado sob a Licença MIT.