Skip to content

Unidade de Encaminhamento de Dados para Desvio

Topologia

alt text

Interface de portas

stage_id_select_source_1 INPUT

Endereço do registrador primário da etapa ID.

  • Tipo: t_REGISTER

stage_id_select_source_2 INPUT

Endereço do registrador secundário da etapa ID.

  • Tipo: t_REGISTER

stage_mem_select_destination INPUT

Endereço do registrador de destino da etapa MEM.

  • Tipo: t_REGISTER

stage_mem_enable_destination INPUT

Sinal que ativa escrita no banco de registradores da etapa MEM.

  • Tipo: std_logic

select_source_1 OUTPUT

Saída de sinal que ativa o encaminhamento de dados do registrador de destino da etapa MEM para o registrador primário da etapa ID.

  • Tipo: std_logic

select_source_2 OUTPUT

Saída de sinal que ativa o encaminhamento de dados do registrador de destino da etapa MEM para o registrador secundário da etapa ID.

  • Tipo: std_logic

Usagem

vhdl
BRANCH_FORWARDING_UNIT : entity WORK.CPU_BRANCH_FORWARDING_UNIT
    port map (
        stage_id_select_source_1     => signals_id_ex.select_source_1,
        stage_id_select_source_2     => signals_id_ex.select_source_2,
        stage_mem_enable_destination => signals_mem_wb.control_wb.enable_destination,
        stage_mem_select_destination => signals_mem_wb.select_destination,
        select_source_1              => stage_id_forward_branch.select_source_1,
        select_source_2              => stage_id_forward_branch.select_source_2
    );

Diagrama RTL

TO DO

to do

Casos de teste

TO DO

to do

Publicado sob a Licença MIT.