Esctrita de Retorno
Topologia
Interface genérica
DATA_WIDTH
GENERIC
Largura dos vetores de dados.
- Tipo:
natural
- Padrão:
XLEN
Interface de portas
selector
INPUT
Entrada do seletor do valor do registrador de destino.
- Tipo:
std_logic
source_execution
INPUT
Entrada do valor do registrador de destino vindo da ULA.
- Tipo:
std_logic_vector
- Largura: variável
(DATA_WIDTH - 1) downto 0
source_memory
INPUT
Entrada do valor do registrador de destino vindo da memória RAM.
- Tipo:
std_logic_vector
- Largura: variável
(DATA_WIDTH - 1) downto 0
destination
OUTPUT
Saída do valor do registrador destino.
- Tipo:
std_logic_vector
- Largura: variável
(DATA_WIDTH - 1) downto 0
Usagem
vhdl
WRITE_BACK : entity WORK.MODULE_WRITE_BACK(RV32I)
port map (
selector => source_0.control_wb.select_destination,
source_execution => source_0.data_destination,
source_memory => source_0.data_memory,
destination => destination
);
Diagrama RTL
Casos de teste
TO DO
md
### Caso 1 <Badge type="info" text="tb_module_write_back_case_1" />
Forma de onda:
<pan-container :grid="false">
{.w-full .dark-invert}
</pan-container>